⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-142867

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和63年(1988)6月15日

H 01 L 29/78

301

Z-8422-5F

審査請求 未請求 発明の数 2 (全7頁)

到特 願 昭61-290864

20出 頭 昭61(1986)12月5日

伊発明者 岡澤

武 東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明細書

発明の名称

MISトランジスタ及びその製造方法

特許請求の範囲

(2) 一導電型半導体基板の一主面上に、所定形 状の第1の開孔部を有する第1の絶縁膜、前記第 1の開孔部の底部をなし前記第1の絶縁膜より薄 くその一部に第2の開孔部からなる貫通孔を有す る第2の絶縁膜及び前記第1の開孔部を埋める第 1の多結晶シリコン膜を形成する工程と、前記第 1 の多結晶シリコン膜を前記第2 の開孔部におい て選択的に除去することにより、第2及び第3の 多結晶シリコン膜に分離する工程と、前記第2及 び第3の多結晶シリコン膜にはさまれた第3の開 孔部において、前記一導電型半導体基板の表面に ゲート絶縁膜を、前記第2及び第3の多結晶シリ コン膜の表面に、第3の絶縁膜をそれぞれ形成す る工程と、前記第3の開孔部に第4の多結晶シリ コン膜を形成する工程と、前記第2, 第3及び第 4 の多結晶シリコン膜に他導電型不純物原子を導 入することにより、前記第4の多結晶シリコン膜 からなるゲート電極、それぞれ前記第2又は第3 の多結晶シリコン膜からなるソース電極又はドレ イン電極、前記ソース電極及びドレイン電極のそ れぞれと前記一導電型半導体基板との接触部分と 自己整合的に形成されたソース領域及びドレイン 領域を形成する工程を含むことを特徴とするMI

Sトランジスタの製造方法。

発明の詳細な説明

〔産業上の利用分野〕

本発明はMISトランジスタ及びその製造方法に関し、特に高密度集積回路に適したMOSトランジスタ及びその製造方法に関する。

〔従来の技術〕

第4図(a)は従来のMOSトランジスタの主

要部を示す半導体チップの平面図、第4図(b) は第4図(a)のA-A′断面図である。

第4図(a)において51は、例えばnMOS トランジスタの場合10¹⁵~10¹⁶cm⁻³程度の濃 度の不純物を含んだp型半導体基板、53は多結 晶シリコンより成るゲート電極である。この多結 晶シリコンゲート電極53は、ゲート絶縁膜52 によりp型半導体基板51とは絶縁されている。 一方、p型半導体基板51の表面領域には、砒素 によるn型不純物拡散層からなるソース領域55 a,ドレイン領域55bが形成されている。こ れらのn型不純物拡散層は、不純物濃度が10~20 ~ 1 0 ²¹ cm ⁻³と p 型半導体基板 5 1 よりはるかに 高い。これらのn型不純物拡散層にはそれぞれソ ース引出電極59a.ドレイン引出電極59bが 接続されている。MOSトランジスタは、これら のソース・ドレイン間に一定の電圧を印加した状 態で前述したゲート電極53に外部からの入力信

号を電圧の形で印加し、ソース・ドレイン間の電 流を制御しようとするものである。

既に言及したように M O S トランジスタは、第4 図(a)、(b)に示したような比較的単純な構造の為、素子の微細化が著しく進んでいる。しかし、製造上の限界も現われ始めている。

例えば、第4図(a)で示したソース・ドレイン領域55a、55bの濃度は、上述したように P型半導体基板51よりも10⁵~10⁶ 倍も大きいため、製造工程における高温の熱処理(900~1000)に際して不純物がP型半導体基板51中へ拡散してしまう問題がある。

不純物拡散層の厚さは通常拡散層深さ(×」) といわれるが、無処理において×」が大きくなる という事は、不純物がp型半導体基板51中を等 方的に拡散することを意味する。

第4図(a)において、MOSトランジスタでは、不純物拡散層であるソース及びドレイン領域 55a、55b間には一定の電圧が印加されてい るが、ソース領域55aとドレイン領域55bが不純物の拡散により相互につながってしまうと、ソース・ドレイン間に定常電流が流れ、ゲート電極53による制御が不能になる。上に述べた熱処理によってx」が大きくなると、まさにこのような事態に到る。

 抗値を増大させる事になり、MOSトランジスタ の特性を低下させる事になり好ましくない。

〔発明が解決しようとする問題点〕

上述したように従来のMOSトランスタは、ソース領域、ドレイン領域の不純物な層の深刻では、大力の制御性が、素子の微細化に伴って相対的に悪化するために、安定した製造しMOSトランジスタを特性を安定に製造しようとすれば素子の微細化に伴って特性が相対的に劣化していくという欠点を有していた。

(問題点を解決するための手段)

本発明MISトランジスタは、金属又は半導体村科からなる所定形状のゲート電極と、前記ゲート電極と一導電型半導体基板の一主電極の両側面がれたゲート絶縁膜と、前記ゲート電極の両側面がらそれぞれ所定厚さの側面絶縁膜を介して挟んで配置され前記側面絶縁膜側において前記一導電型半導体基板と局部的に接触する他導電型不掩物をドービングされた半導体膜からなるソース電極及

ことにより、前記第4の多結晶シリコン腹からなるゲート電極、それぞれ前記第2又は第3の多結晶シリコン膜からなるソース電極又はドレイン電極、前記ソース電極及びドレイン電極のそれぞれと前記一導電型半導体基板との接触部分と自己整合的に形成されたソース領域及びドレイン領域を

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

形成する工程を含む構成を有している。

第1図(a)は本発明MISトランジスタの一 実施例の主要部を示す半導体チップの平面図であり、説明の便宜上、実線又は鎮線で斜線を入れてあるが切断面を表わしているわけではない。

第1図(b)は第1図(a)のA-A′線断面図である。

この実施例は、半導体材料であるシリコンからなる所定形状のゲート電極13と、ゲート電極 13とシリコンからなるロ型半導体基板11の一 主面間に設けられた酸化シリコンからなるゲート びドレイン電極と、前記接触部分と自己整合して いる他導電型領域からなるソース領域及びドレイ ン領域とを含んでなるものである。

又、本発明MISトランジスタの製造方法は、 一導電型半導体基板の一主面上に、所定形状の第 1の開孔部を有する第1の絶縁膜、前記第1の開 孔部の底部をなし前記第1の絶縁膜より薄くその 一部に第2の開孔部からなる貫通孔を有する第2 の絶縁膜及び前記第1の開孔部を埋める第1の多 結晶シリコン膜を形成する工程と、前記第1の多 結晶シリコン膜を前記第2の開孔部において選択 的に除去することにより、第2及び第3の多結晶 シリコン膜に分離する工程と、前記第2及び第3 の多結晶シリコン膜にはさまれた第3の開孔部に おいて、前記一導電型半導体基板の表面にゲート 絶縁膜を、前記第2及び第3の多結晶シリコン膜 の表面に、第3の絶縁膜をそれぞれ形成する工程 と、前記第3の開孔部に第4の多結晶シリコン膜 を形成する工程と、前記第2,第3及び第4の多 結晶シリコン膜に他導電型不掩物原子を導入する

絶縁膜12と、ゲート電極12の両側面からそれでは、ゲート電極12a.12bを介間を存在では、12ggを発展12a,12bgを介間を設けているの間では、13gを発展・13gを発展・13gを発展・15gを発展・15gを含んである・12gを含んである・12gを含んである・12gを含んである・12gをを含んである・12gをを含んである・12gをを含んである・12gををしているのである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んである・12gを含んでは、12gを含んでもしては、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを含んでは、12gを

なお、第1図(a)において、 2点鎖線で斜線を入れたところはフィールド絶縁膜の平面形状を示している。 同様に、ゲート絶縁膜12の平面状は一点鎖線で、ゲート絶縁膜12とフィールド絶膜である第1の絶縁膜14a.14bの部分は決線でれぞれ斜線を施してある。 斜線のないところはソース領域15aとドレイン領域15bである。

この実施例のMOSトランジスタのソース領域 15a、ドレイン領域15bはそれぞれソース電 極16a.ドレイン電優16bにドーピングされた n 型不純物を拡散させてつくるので比較的低温 度でかつ浅く形成することが可能であり、前述し た従来技術の欠点を免かれている。

この実施例はLDD構造のトランジスタと比較しても高濃度ソース領域又は高濃度ドレイン領域に相当するソース電極16a,ドレイン電極16 bが直接半導体基板と接続してpn接合をつくっていないだけ寄生容量が少ないという利点を有している。

第2図(a)~(h)は本発明MISトランジスタの製造方法の第1の実施例を説明するための工程順に配置した半導体チップの断面図である。

まず、第2図(a)に示すように、シリコンからなるp型半導体基板11の一主表面に例えば熱酸化法で、酸化シリコンからなる第1の絶縁膜17を形成する。酸化シリコン膜の厚さは、後に示すようにソース電極16a、ドレイン電極16bの厚さとほぼ一致するため、MOSFETの性能を考慮して所定の厚さに設定される。

す)。第1の多結晶シリコン膜 2 5 のうち、 素子 領域に埋め込まれた領域を 2 5 a で示す。

次に、第2図(h)に示すように、前述した多結晶シリコン膜形成、表面平坦化膜形成、エッチバック法をくり返し、前記チャネル領域の開孔部30に第4の多結晶シリコンを埋め込む。

その後、全体にn型不純物をイオン注入法で、

次に、第2図(b)に示すように、ホトエッチング技術を用いて第1の絶 膜17の所定の領域を除去して、第1の開孔部23を設け、その後、p型半導体基板11の表面をわずか酸化し、第1の絶縁膜17より薄い酸化シリコンからなる第2の絶縁膜22を形成して素子領域とする。

次に、第2図(c)に示すように、素子領域の第2の絶縁膜22をホトエッチング法により選択的に除去して第2の開孔部24を設けチャネル領域を形成する。

続いて、第2図(d)に示すように全体に第1 の多結晶シリコン膜25を形成し、さらに例えばホトレジストを用いて表面平坦化膜26を形成する

その後、第2図(e)に示すように、RIE (リアクティブ・イオン・エッチング)のような 異方性のエッチングにより、第1の絶縁膜17の 表面が表われるまでエッチングする。その結果、 第1の多結晶シリコン膜25が素子領域にのみ埋 め込まれる(この手法を以下エッチバック法と称

第2、第3、第4の多結晶シリコン膜28、2 9、31に導入する。濃度は10²⁰~10^{21cm⁻³}が好適である。

最後に、第1図(b)に示すように、全面にCVDシリコン酸化膜18a,18b,21を被替したのち、第2,第3.第4の多結晶シリコン膜28,29,31上部にそれぞれ開孔部を設け、例えばアルミニウム膜を被着して所定形状に整形してソース引出電極19a,ドレイン引出電極19b,ゲート引出電極20を形成する。

この実施例ではゲート長が 0.5 μ m 程度の M O S ト ラ ン ジ ス タ を 安 定 し て 製 造 す る こ と が で き た 。

第3図(a)~(d)は、本発明MISトランジスタの製造方法の第2の実施例を説明するための工程順に配置した半導体チップの断面図である。

まず、第3図(a)に示すように、シリコンか ちなるp型半導体基板11の一主表面を薄い酸化 膜からなる第2の絶縁膜22で被いチャネル領域 のみ露出するようにホトレジスト膜32a.32 bで被う。

次に、第3図(b)に示すように、ホトレジス ト膜32a.32bで被われていない領域の第2 の絶縁膜22を除去して、第2の開孔部24を形 成しり型半導体基板11の一部を露出させる。ホ トレジスト膜32a,32bを除去した後、全体 に第1の多結晶シリコン膜25を形成する。 続い て、第3図(c)に示すように、ホトエッチング 法により、チャネル領域となる第2の開孔部24 より広い面積を残して第1の多結晶シリコン膜 25を選択的に除去する。この第1の多結晶シリ コン膜25aは、素子領域となるものである。次 に、第3図(d)に示すように、例えば、CVD 法(化学気相成長法)により酸化シリコン膜33 を全体に形成し、さらに表面平坦化膜34を引き 続いて形成する。次に、前述したエッチバック法 を適用し、第1の多結晶シリコン膜25aの表面 が露出するまで全体をエッチングすることによ

が悪化することもあった。 本発明の場合、チャネル幅B2は、薄い第2の 絶縁膜を、1度のホトエッチング工程により形成 するため、再現性は良好である。

また本発明の構造は、半導体集積回路にとって

り、第2図(e)と同じ構造が得られる。

以後の製造工程は第1の実施例と全く同一である。

ゲート長が 0.5 μ m 程度の M O S トランジスタ でも安定して製造できることは第 1 の実施例と同様である。

以上、MOSトランジスタを例にあげて説明したが、ゲート絶縁膜が酸化物以外の絶縁物からなるMISトランジスタに本発明を適用しうることは改めて詳細に説明するまでもなく明らかである。

(発明の効果)

以上説明したように本発明は、MISトランジスタのソース・ドレイン領域を絶縁酸する記れたる結晶シリコンなどの半導体膜と接触することにより、高濃度の不純物が半導体を限中へ拡散するのを正確に制御することが出るので、特性劣化を伴うことなる観化できるので、特性劣化を伴うことなる観化できるりはのある。ソース・ドレイン電極16a.16bは一導電型半導体基板上に形成した第1の絶縁膜の

は、ゲート電極が埋め込まれた構造になり、素子の表面が非常に平坦化されるという利点も有している。これは、素子を高密度集積化しようとする際、重要であることはいうまでもない。


要するに本発明MISトランジスタは、特性劣化を伴うことなく微細化又は高密度集積化できる効果があり、本発明MISトランジスタの製造方法は、微細化又は高密度集積化に適した構造のMISトランジスタを安定に製造できる効果がある。


図面の簡単な説明

第1図(a)は本発明MISトランジスタの一 実施例の主要部を示す半導体チップの断面図、第 1図(b)は第1図(a)のA-A 、線断面図、 第2図(a)~(h)は本発明MISトランジス タの製造方法の第1の実施例を説明するための 工程順に示した半導体チップの断面図、第3図 (a)~(d)は本発明MISトランジスタの製 造方法の第2の実施例を説明するための工程順に 配置した半導体チップの断面図、第4図(a)は 従来のMOSトランジスタの主要部を示す半導体 チップの平面図、第4図(b)は第4図(a)の A-A、線断面図である。

11.51 ··· p型半導体基板、12.52 ··· ゲート絶縁膜、13.53…ゲート電極、14 a, 14b…側面絶縁膜、15a, 55a…ソー ス領域、15b,55b…ドレイン領域、16a …ソース電極、16b…ドレイン電極、17…第 1の絶縁膜、18a,18b…CVDシリコン酸 化膜、19a,59a…ソース引出電極、19 b. 59b…ドレイン引出電極、20…ゲート引 出電極、 2 1 ··· C V D シリコン酸化膜、 2 2 ··· 第 2の絶縁膜、23…第1の開孔部、24…第2の 開孔部、25,25a…第1の多結晶シリコン 膜、26…表面平坦化膜、27…ホトレジスト 膜、28…第2の多結晶シリコン膜、29…第3 の多結晶シリコン膜、30…第3の開孔部、31 ... 第4の多結晶シリコン膜、32a,32b...ホ トレジスト膜、33…酸化シリコン膜、34…表 而平坦化膜.

代理人 弁理士 內 原 智介





第 1 图

